为什么我不能将基于DDR3 UniPHY的控制器放在Cyclone™V或Arria™V SoC器件的象限1或2中?-Altera-Intel社区-FPGA CPLD-ChipDebug