错误(21087):输入端口“CALCLK”必须由同一个源驱动-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(21087):输入端口“CALCLK”必须由同一个源驱动

如果mgmt_clk_clk端口的多个重配置控制器具有不同的时钟源(如果它们共用一个校准模块),则会在Stratix®V,Arria®V或Cyclone®V收发器器件上看到此错误。

校准块的数量取决于器件。

解决/修复方法

若要解决此问题,请使用常见的mgmt_clk_clk。
请登录后发表评论

    没有回复内容