为什么通过协议配置(CvP)无法在Cyclon V或Arria V中的PCIe Gen1 x1上启动核心映像更新?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么通过协议配置(CvP)无法在Cyclon V或Arria V中的PCIe Gen1 x1上启动核心映像更新?

由于Quartus®II软件13.1版4更新问题以及更早版本,CVP可能无法启动核心图像更新显示超时错误的的PCI Express®第一代X1中的Cyclone®V或V.的Arria®的问题会影响核心CvP更新模式和CvP初始化模式下的映像更新。在CvP初始化模式下,它不会影响外围映像配置后的第一个核心映像配置。 PCIe Gen 1 x4或x8中不会出现此问题。

解决/修复方法

要避免此问题,请完成以下步骤:

  1. 搜索名为alt_xcvr_reconfig的重新配置控制器实例,并注释掉设计中的整个reconfig_controller。
  2. 在注释掉的实例之后添加以下Verilog HDL中显示的5行, alt_xcvr_reconfig wire [69:0] reconfig_to_xcvr_bus = {25 \’ h0,1 \’ b1,44 \’h0};

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容