如何从Stratix V中的ALTDQ_DQS2手动实例化硬输入FIFO?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何从Stratix V中的ALTDQ_DQS2手动实例化硬输入FIFO?

对于使用硬输入FIFO启用的ALTDQ_DQS2宏功能与Stratix设计®V器件,有一个已知问题,硬盘输入FIFO不正确实例。启用硬输入FIFO时,请注意以下事项:

1. 根据UniPHY实现,您必须实例化“stratixv_read_fifo”和“stratixv_read_fifo_read_enable”块

2. “altdq_dqs2_stratixv_ <design_file_name> .sv”需要进行一些编辑,否则在编译期间会出现以下fitter错误:

解决/修复方法

有关“stratixv_read_fifo”和“stratixv_read_fifo_read_enable”块的详细信息以及“altdq_dqs2_stratixv_ <design_file_name> .sv”文件中所需的更改,请与Altera®支持部门联系。

此问题将在Quartus®II软件的未来版本中修复。

请登录后发表评论

    没有回复内容