错误:xxx:参数“PLL输出频率”(output_clock_frequency)的当前值“”(2970)无效。可能的有效值为:“”(3000.0:12500.0)。 。规则:output_clock_frequency。Altera_wiki6年前发布70 在Quartus®PrimeStandard版本15.1中使用Arria®10收发器CMU PLL IP时,在实现2970 Mbps的SDI协议数据速率时可能会看到此错误。 解决/修复方法 这个问题将在Quartus Prime标准版软件的未来版本中修复。 FPGA-CPLDHSIOIntel/AlteraSoCs
没有回复内容