使用自定义PHY的外部存储器接口的最大工作频率是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug