为什么PCI Express 128位Avalon-MM TX接口的硬IP不能在仿真中传输数据包?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么PCI Express 128位Avalon-MM TX接口的硬IP不能在仿真中传输数据包?

在Quartus®II14.0及更早版本中仿真PCIExpress®128位Avalon-MM接口的硬IP时,被测器件(DUT)无法将任何数据包从Avalon-MM总线传输到PCIe链路。

此问题是由发送数据路径中控制信号的宽度声明不正确引起的。控制信号声明为5位,但在测试平台中仅驱动4位。最高位不被驱动,在仿真中变为“x”。

解决/修复方法

要解决此问题,请按照以下步骤操作:

  1. 打开文件altpciexpav128_cr_rp.v
  2. 找到线条
  • wire [4:0] tx_low64_fifo_wrusedw
  • 电线[4:0] tx_hi64_fifo_wrusedw
  • 将行更改为
    • wire [3:0] tx_low64_fifo_wrusedw
    • wire [3:0] tx_hi64_fifo_wrusedw

    该问题计划在Quartus II软件的未来版本中修复。

    请登录后发表评论

      没有回复内容