当RP和EP PCIe核心都支持Gen2时，为什么PCIe链路不能协商Gen2速度？

如果RP和EPPCIe®器件都支持Gen2，并且链路仅以Gen1速度提供，

根据PCIe基本规范，当链路成功进入Gen1中的L0时，软件必须在根端口中设置链路控制寄存器的第5位，以触发重新链接进行Gen2协商。

对于Altera®PCIe内核，链路控制寄存器位于PCI配置空间的0x90处。