为什么我在设计中看到ALTLVDS_RX宏功能中的恢复时序违规?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在设计中看到ALTLVDS_RX宏功能中的恢复时序违规?

您可能会在复位路径上看到从用户编码的复位寄存器通过ALTLVDS_RX宏功能的rx_cda_reset端口到以下信号的恢复时序违规* altlvds_rx_component | * auto_generated | rx * bit_slip_reg

通过应用一组set_multicycle_path分配来解决这些路径,如下所示:

set_multicycle_path -from [get_keepers <name of source node>] \

这些分配的值可能会根据外部寄存器的时钟与ALTLVDS_RX宏功能的rx_outclock端口之间的关系而有所不同。

请登录后发表评论

    没有回复内容