PCIe err_desc_func0总线中DW头的正确顺序是什么？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

PCIe err_desc_func0总线中DW头的正确顺序是什么？

等级-LV1-ChipDebug

6年前发布

150

err_desc_func0中DW头的正确顺序是：

哪里：

注意：标题3仅适用于四种DW标题格式。

上述规则适用于支持的PCIe®核心包括S4GX，A2GX和C4GX所有器件。

解决/修复方法

格式化的一些更新：

err_desc_func0中DW头的正确顺序是：

哪里：

注意：标题3仅适用于四种DW标题格式。

以上规则适用于支持PCIe核心的所有器件，包括S4GX，A2GX和C4GX。

FPGA-CPLD Intel/Altera SoCs

评分

欢迎为Ta评分