我应该使用UniPHY的DDR2或DDR3 SDRAM控制器中的“为Qsys或SOPC Builder生成2个数据总线宽度”选项吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

我应该使用UniPHY的DDR2或DDR3 SDRAM控制器中的“为Qsys或SOPC Builder生成2个数据总线宽度”选项吗?

如果您使用带有UniPHY的DDR2或DDR3 SDRAM控制器,如果SDRAM数据总线的宽度为2的幂,或者如果数据宽度不是2的幂,并且您不打算使用完整数据,请选择此选项总线。

选择此选项会向下舍入数据总线的宽度。例如,如果选择72位的数据宽度并将控制器设置为半速率,则Avalon-MM数据宽度将被截断为256.这将阻止您使用前32位数据位。

如果您希望使用内存的整个宽度,请不要选中Qsys或SOPC Builder选项的Generate of of-2数据总线宽度。

请登录后发表评论

    没有回复内容