为什么RTL仿真期间四个活动窗口的时间间隔与Arria 10 FPGA DDR4 IP GUI中的tFAW设置不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug