为什么RTL仿真期间四个活动窗口的时间间隔与Arria 10 FPGA DDR4 IP GUI中的tFAW设置不匹配?Altera_wiki6年前发布80该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容