警告(332009):源时钟:和目标时钟之间关系的启动和锁存时间超出了合法时间范围。关系差异是正确的,但启动时间设置为0。-Altera-Intel社区-FPGA CPLD-ChipDebug