警告(332009):源时钟:和目标时钟之间关系的启动和锁存时间超出了合法时间范围。关系差异是正确的,但启动时间设置为0。Altera_wiki6年前发布140该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容