由于Quartus®II软件中的ALTDQ_DQS2宏功能存在问题，DQS逻辑模块的输出可能会出现毛刺，这可能会在执行PVT测试时导致随机读取错误。如果满足以下所有三个条件，您的设计将受到影响：
1.自定义协议是基于选通的，其中在ALTDQ_DQS2 MegaWizard™GUI中启用了Make capture strobe bidirectional选项。
2.使用DQS使能模块，其中在ALTDQ_DQS2 MegaWizard GUI中启用了使用捕获选通使能模块选项（仅适用于Arria®VGZ和Stratix®V系列）。
3.如果内存频率在受影响的范围内运行：
•Cyclone®VE/ GX / GT / SE / SX / ST和SoC：所有频率
•Arria®VGX / GT / SX / ST和SoC：所有频率
•Arria®VGZ：<445MHz
•Stratix®V（-1 / -2速度等级）：<480MHz
•Stratix®V（-3 / -4速度等级）：<445MHz
解决/修复方法
如果您的设计受到影响，Altera建议采用以下解决方法。请注意，解决方法需要Quartus软件升级。
•对于Arria®V（GZ除外）和Cyclone®V系列：升级到Quartus软件14.0及更高版本
•对于Arria®VGZ和Stratix®V系列：升级到Quartus软件版本13.1及更高版本
请参阅 适用于您的应用程序的 ALTDQ_DQS2_DQS_Logic_Block PDF文件中的 变通方法 。
没有回复内容