编译Arria V或Cyclone V设计时,为什么会出现致命错误?-Altera-Intel社区-FPGA CPLD-ChipDebug