在用户模式下,是否可以访问用于存储用于DDR,DDR2,DDR3高性能控制器或Altmemphy校准的写入数据模式的存储器位置?-Altera-Intel社区-FPGA CPLD-ChipDebug

在用户模式下,是否可以访问用于存储用于DDR,DDR2,DDR3高性能控制器或Altmemphy校准的写入数据模式的存储器位置?

存储区0,行0和列地址0到55存储校准数据。您可以在用户模式下访问这些内存位置。

如果重置控制器,校准过程将再次启动,您将丢失上述存储器位置中的数据,因为校准数据将再次被重写。

请登录后发表评论

    没有回复内容