在Arria V GZ和Stratix V收发器器件中使用多个ATX PLL时,是否有任何建议使用相同的压控振荡器(VCO)频率?Altera_wiki6年前发布80该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDHSIOIntel/AlteraSoCs
没有回复内容