在Arria V GZ和Stratix V收发器器件中使用多个ATX PLL时,是否有任何建议使用相同的压控振荡器(VCO)频率?-Altera-Intel社区-FPGA CPLD-ChipDebug