在Stratix V GX / T和Arria V GZ器件上执行ATX PLL校准之前,收发器参考时钟是否需要稳定?-Altera-Intel社区-FPGA CPLD-ChipDebug