为什么我不能将两个独立的18×18乘法器装入单个ArriaV DSP模块?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能将两个独立的18×18乘法器装入单个ArriaV DSP模块?

在某些条件下,Quartus®II软件可能无法将两个独立的18×18乘法器封装到同一个Arria®VDSP模块中。

解决/修复方法

要解决此问题,请将以下行添加到项目目录下的quartus.ini文件中:

fsac_ff_enable_mac_scan_chain_packing = OFF

如果您还没有quartus.ini文件,请使用文本编辑器在项目目录中创建此文件,然后添加上面的行。

计划在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容