我可以将输入差分时钟或数据引脚放在不由2.5V VCCIO供电的I / O bank中吗?Altera_wiki6年前发布120该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容