我可以将输入差分时钟或数据引脚放在不由2.5V VCCIO供电的I / O bank中吗?-Altera-Intel社区-FPGA CPLD-ChipDebug