使用Quartus II 14.0时，为什么带有外部PLL的ALTLVDS_TX IP在Arria V，Cyclone V和Stratix V器件中无法正常工作？

在外部PLL模式下使用时，在Altera®PLL重新配置控制器宏功能与ALTLVDS IP，在的Quartus®V 和Stratix®V器件 ®II软件版本®V，气旋有一个已知的问题 。

在编译和拟合设计之后，您可能会发现TimeQuest中报告的C1计数器的占空比与相关解决方案中描述的计算不匹配， 对于 用户定义的数据速率。