内部错误:子系统:HSSI,文件:/ quartus /periph / hssi / hssi_logical_physical_mapping.cpp,行:562-Altera-Intel社区-FPGA CPLD-ChipDebug

内部错误:子系统:HSSI,文件:/ quartus /periph / hssi / hssi_logical_physical_mapping.cpp,行:562

由于Quartus®II13.1及更早版本中的问题,如果您的Arria®V设计包含Altera®串行数字接口(SDI)IIMegacore®IP,您可能会看到此错误。

当使能Tx PLL动态切换xcvr_refclkxcvr_refclk_alt由同一时钟源驱动时,会发生错误。

解决/修复方法

若要解决此问题,请确保xcvr_refclkxcvr_refclk_alt由不同的源驱动。

Quartus II软件的未来版本计划支持由同一源驱动的xcvr_refclkxcvr_refclk_alt

请登录后发表评论

    没有回复内容