在Stratix V,Arria V和Cyclone V收发器器件上实现三重标准协议时,为什么不能合并多个共享单个Tx PLL的SDI IP实例?-Altera-Intel社区-FPGA CPLD-ChipDebug