为什么我会在Quartus II 12.0中看到10G PCS和内核之间传输的新时序违规?Altera_wiki6年前发布70该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容