为什么我会在Quartus II 12.0中看到10G PCS和内核之间传输的新时序违规?-Altera-Intel社区-FPGA CPLD-ChipDebug