DDR,DDR2和DDR3 SDRAM高性能控制器I和II的_pin_assignment.tcl脚本是否自动在顶层设计中找到内存引脚名称?-Altera-Intel社区-FPGA CPLD-ChipDebug