为什么在硬件中运行Stratix V PCIe AVMM示例设计时会遇到链接问题？-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在硬件中运行Stratix V PCIe AVMM示例设计时会遇到链接问题？

Altera_wiki等级-LV1-ChipDebug6年前发布
40
用于PCIExpress®Avalon-MM的Stratix®VHard IPQuartus®II14.1及更早版本的.qsys设计缺少重配置驱动程序。

解决/修复方法

用户需要手动将重配置驱动程序连接到重配置控制器，如下所示：

图1.重新配置控制器连接

查看完整尺寸

FPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面