为什么用于PCI Express设计的Avalon-MM DMA硬IP停止接收数据?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么用于PCI Express设计的Avalon-MM DMA硬IP停止接收数据?

如果RdDmaWaitRequest_i信号长时间置位,则读取DMA模块的内部存储器已满,导致PCIExpress®接收FIFO的硬 IP变满。一旦FIFO满,只要RdDmaWaitrequest_i信号被置位,输入数据包的处理就会停止。

解决/修复方法

重新设计RTL以避免发出RdDmaWaitRequest_i 。或者,将每个事务的持续时间限制为几个时钟周期。
请登录后发表评论

    没有回复内容