为什么Arria 10 DDR4模式寄存器4(MR4)写入/读取前导码位设置错误?Altera_wiki6年前发布210 Quartus®II软件版本13.1 Arria 10 Edition中存在一个已知问题,其中DDR4 MR4写/读前同步码位设置不正确。 解决/修复方法 该问题已在Quartus II软件14.0版Arria 10 Edition中修复。 FPGA-CPLDIntel/AlteraSoCs
没有回复内容