警告(177007):PLL放置在位没有PLL时钟来补偿指定 –  Fitter将尝试补偿所有PLL时钟-Altera-Intel社区-FPGA CPLD-ChipDebug

警告(177007):PLL放置在位没有PLL时钟来补偿指定 – Fitter将尝试补偿所有PLL时钟

如果启用了重配置选项的PLL没有指定补偿时钟,您可能会在Quartus®II设计软件适配器报告中看到此警告。

解决/修复方法

要为可重配置PLL设置Altera_PLL宏功能的PLL补偿目标,请在Quartus II Assignment Editor中创建“匹配PLL补偿时钟”分配。

例如:

此解决方法/修复适用于已启用重新配置功能的PLL。请参见相关的PLL解决方案,但未启用重配置功能。

请登录后发表评论

    没有回复内容