Quartus II 13.0 SP1 dp1中的10GBASE-KR PHY IP内核是否有任何更新？-Altera-Intel社区-FPGA CPLD-ChipDebug

Quartus II 13.0 SP1 dp1中的10GBASE-KR PHY IP内核是否有任何更新？

Altera_wiki等级-LV1-ChipDebug6年前发布
80
在某些高错误条件下，10GBASE-KR PHY IP核链路训练算法选择过低的后抽头值。

解决/修复方法

安装Quartus®II13.0 SP1 dp1补丁。重新生成10GBASE-KR PHY IP内核并重新编译设计。
FPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面