为什么在我的SOPC Builder设计中忽略了tl_cfg *的PCIe硬IP SDC约束?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在我的SOPC Builder设计中忽略了tl_cfg *的PCIe硬IP SDC约束?

信号tl_cfg *的PCIExpress®HardIP约束在SOPC Builder设计中加入,因为在此模式下不使用altpcierd_tl_cfg_sample模块。

因此,在pcie_compiler_0.sdc中,将忽略下面注释后面的SDC约束:

#以下多周期路径约束仅在逻辑用于对tl_cfg_ctl和tl_cfg_sts信号进行采样时才有效

注意:这些约束在QSYS和Avalon®-ST HardIP配置中有效。

请登录后发表评论

    没有回复内容