在编译针对Arria V,Cyclone V或Stratix V器件的设计时,如果选择了迁移器件,那么由Quartus II软件配置的IO引脚是如何迁移到NC的呢?-Altera-Intel社区-FPGA CPLD-ChipDebug

在编译针对Arria V,Cyclone V或Stratix V器件的设计时,如果选择了迁移器件,那么由Quartus II软件配置的IO引脚是如何迁移到NC的呢?

在编译针对Arria®V,Cyclone®V或Stratix®V器件的设计时,如果选择了移植器件,将根据Quartus®II软件中项目的器件范围未使用引脚设置配置迁移到NC的IO引脚。默认情况下,它设置为“输入三态,弱上拉”。

请登录后发表评论

    没有回复内容