在基于ALTMEMPHY的DDR2和DDR3 SDRAM存储器接口设计中是否存在可能导致硬件功能故障(存储器数据损坏)的任何已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

在基于ALTMEMPHY的DDR2和DDR3 SDRAM存储器接口设计中是否存在可能导致硬件功能故障(存储器数据损坏)的任何已知问题?

是。有两个问题影响基于ALTMEMPHY的DDR2和DDR3 SDRAM存储器接口设计。这些问题影响了Stratix®III,的Stratix IV,的HardCopy®III和HardCopy IV器件。使用Quartus®II软件版本9.1 SP1生成的所有基于ALTMEMPHY的内存接口设计及更早版本都受到影响。

1. OCT时序 :OCT时序问题影响所有使用动态OCT功能的DDR2 SDRAM接口设计和离散DDR3 SDRAM接口设计(无读/写均衡)。除HPC I半速率DDR2设计外,所有高性能控制器I和II(HPC I和HPC II)设计都受到影响。

在受影响的设计中,动态OCT信号时序对于读写总线周转是不正确的。这可能导致写入内存的数据损坏。这些设计必须实现Quartus II软件补丁中提供的修复,以确保生产价值。

2. IO时钟拓扑 :在实现具有读/写均衡的DDR3接口的设计中,用于在IO元件内的重新同步寄存器之间传输数据的I / O时钟拓扑不是最佳的。但是,未观察到或报告过硬件故障。 Quartus II软件补丁优化了I / O时钟拓扑并改善了时序余量。建议使用软件修复程序作为级别DDR3设计的预防措施。

Quartus II软件9.1 SP2中已修复此问题。补丁0.74和1.09分别用于解决Quartus II软件9.1和9.1 SP1中的这些问题。

ALTMEMPHY音序器RTL已更新以解决这些问题。要解决此问题,请下载并安装Quartus II软件服务包或补丁,重新生成所有受影响的基于ALTMEMPHY的内存接口实例,然后重新编译您的设计。

从以下链接下载相应的Quartus II软件9.1补丁0.74:

从以下链接下载相应的Quartus II软件9.1 SP1补丁1.09:

请登录后发表评论

    没有回复内容