我是否应该按照IP Compiler for PCI Express用户指南的测试接口信号部分所述将test_in总线设置为0?Altera_wiki6年前发布170该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容