我是否应该按照IP Compiler for PCI Express用户指南的测试接口信号部分所述将test_in总线设置为0?-Altera-Intel社区-FPGA CPLD-ChipDebug