从用户逻辑驱动EDCRC模块时,最大和最小时钟频率是多少?-Altera-Intel论坛-FPGA CPLD-ChipDebug