为什么将Retrain Link与Perform Equalization位设置为1会导致Intel®Arria®10Gen3 PCIe *根端口降至Gen1速度？Altera_wiki6年前发布130该帖子内容已隐藏，请评论后查看登录后继续评论登录注册FPGA-CPLDIntel/AlteraSoCs
没有回复内容