英特尔®Arria®10PCIe * Hard IP不允许内存写入完成TLP通过内存读取TLP。-Altera-Intel社区-FPGA CPLD-ChipDebug

英特尔®Arria®10PCIe * Hard IP不允许内存写入完成TLP通过内存读取TLP。

英特尔®Arria®10PCIe * Hard IP存在限制,它没有旁路缓冲区来存储内存读取数据包。如果没有信用发送任何内存读取数据包,这些数据包将保留在队列中,这将导致内存写入完成TLP被阻止。英特尔®Arria®10PCIe *硬核IP不允许任何内存写入完成TLP传递读取内存数据包,因为英特尔®Arria®10PCIe *硬核IP没有旁路缓冲区将内存读取数据包放在一边并让路写完成TLP。

请登录后发表评论

    没有回复内容