为什么英特尔®Arria®10PCIe * Hard IP将无效的TLP(包括发布的TLP和非发布的TLP)视为可纠正的错误并设置可纠正的错误寄存器?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么英特尔®Arria®10PCIe * Hard IP将无效的TLP(包括发布的TLP和非发布的TLP)视为可纠正的错误并设置可纠正的错误寄存器?

根据PCIe *规范,当PCIe *物理层接收到无效的TLP(包括已发布和未发布的TLP)时,它应丢弃无效的TLP并释放为这些TLP分配的任何存储。由于英特尔®Arria®10PCIe * Hard IP存在问题,当它收到无效的TLP时,会将其视为可纠正的错误并设置可纠正的错误寄存器。

请登录后发表评论

    没有回复内容