MIG v3.4  –  Virtex-4  –  RLDRAMII  – 在仿真VHDL设计期间,发生迭代限制错误-Altera-Intel社区-FPGA CPLD-ChipDebug