MIG v3.3-3.4 DDR / RLDRAMII  –  VHDL示例设计导致达到迭代限制的错误-Altera-Intel社区-FPGA CPLD-ChipDebug