14.7 ISE MAP  – 如何为特定逻辑实例部分控制或禁用全局优化(-global_opt)?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容