MIG v3.3,Spartan-6 FPGA  – 使用C#_CALIB_SOFT_IP = TRUE时校准失败,但设置为FALSE时传递-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG v3.3,Spartan-6 FPGA – 使用C#_CALIB_SOFT_IP = TRUE时校准失败,但设置为FALSE时传递

问题描述

MIG v3.3生成的设计在mcb_soft_calibration.v中使用了一个名为Mult_Divide的函数,该函数使用局部变量“reg [9:0] Result;”用于计算DQS的延迟量。在某些情况下,此值可能会溢出,从而导致无效的DQS延迟,这将导致校准失败或完成数据错误。

解决/修复方法

要解决此问题,请将mcb_soft_calibration.v中的局部变量Result更改为“reg [9:0] Result;”。

这将在MIG v3.4中修复,它将与ISE 12.1一起发布。
请登录后发表评论

    没有回复内容