MIG – 同时切换噪声（SSN）计算

问题描述

在以前的FPGA架构中，MIG在Bank Selection屏幕中包含了WASSO（加权平均同时切换输出）限制字段。

这使用户能够通过FPGA WASSO计算器根据独立计算输入WASSO限值。

适用于Virtex-6,7系列和UltraScale FPGA的MIG工具不包括WASSO限制。

用于分析同时切换输出/噪声的适当MIG流程是什么？

注意：此答复记录是Xilinx MIG解决/修复方法中心（Xilinx答复34243）的一部分 。

Xilinx MIG解决/修复方法中心可用于解决与MIG相关的所有问题。

无论您是使用MIG启动新设计还是对问题进行故障排除，都可以使用MIG解决/修复方法中心来指导您获取正确的信息。

解决/修复方法

Virtex-6和7系列FPGA系列不再使用WASSO或WASSO电子表格。

相反，使用了同时切换噪声（SSN）编号，并且完全通过PlanAhead / Vivado工具维护流程。

PlanAhead / Vivado工具查看存储区中的所有引脚，确定可用的输入边距，然后查看SSN丢失了多少。

由于PlanAhead / Vivado现在包含SSN计算，因此MIG不再包含任何类型的WASSO或SSN限制。

对SSN分析感兴趣的Virtex-6,7系列和UltraScale FPGA用户的正确流程是将MIG输出集成到其用户设计中，并通过PlanAhead / Vivado工具流程。

但是，存储器接口是具有相位偏移的同步系统，其减少了实际的SSN。

此外，所有MIG接口都在硬件中完全验证，消除了包含MIG接口的Bank内的SSN问题。