MIG 7系列和Virtex-6 DDR2 / DDR3 – 支持的CORE发生器选项

问题描述

MIG设计助手的这一部分重点介绍7系列和Virtex-6 DDR3 / DDR2设计的支持CORE发生器选项。 注意：本答复记录是Xilinx MIG解决/修复方法中心（Xilinx答复34243）的一部分 。

解决/修复方法

有关Virtex-6 DDR3 / DDR2设计支持的CORE Generator选项的完整列表，请参阅“DDR2和DDR3 SDRAM存储器接口解决/修复方法>入门>自定义和生成核心”和“DDR2和DDR3 SDRAM存储器接口”解决/修复方法>入门>创建Virtex-6 FPGA DDR3内存控制器块设计“UG406中的各个部分： http ： //www.xilinx.com/support/documentation/ip_documentation/ug406.pdf 有关支持的CORE生成器的完整列表7系列DDR3 / DDR2设计的选项请参考“DDR2和DDR3 SDRAM存储器接口解决/修复方法>入门>自定义和生成核心”和“DDR2和DDR3 SDRAM存储器接口解决/修复方法>入门>创建7系列FPGA DDR3内存控制器模块设计“UG586中的各个部分： http ： //www.xilinx.com/support/documentation/ipinterconnect_mig-7series.htm