MIG v3.3-v3.5,Spartan-6 LPDDR  – 不支持校准和未校准输入端接功能-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG v3.3-v3.5,Spartan-6 LPDDR – 不支持校准和未校准输入端接功能

问题描述

  • 校准输入端接
  • 未校准的输入端接
  • 外部输入端接
  • 未校准的输入端接
  • 外部输入端接

解决/修复方法

Spartan-6 FPGA存储器控制器用户指南错误地说明: “软校准模块依赖于SST I / O标准所需的VREF电源来执行必要的输入终端校准。 当使用不同的I / O标准时(例如,移动DDR)通常不需要VREF电源,如果需要校准输入终端,仍必须提供外部VREF源。

请登录后发表评论

    没有回复内容