问题描述
MIG Virtex-6 FPGA DDR3设计包括符合DDR3 JEDEC标准的ZQ Short(ZQCS)和ZQ Long(ZQCL)校准命令。如果我通过仿真或硬件运行MIG v3.3设计,则在初始化期间会观察到ZQCL命令,但在正常操作期间不会观察到。
解决/修复方法
这是MIG v3.3 Virtex-6 FPGA DDR3设计中的参数设置问题。
要解决此问题:
- 打开“memc_ui_top.v”模块。
- 找到tZQI的参数声明。它设置如下:
- 将设置更改为256,如下所示:
没有回复内容