MIG v3.3,Virtex-6 FPGA,DDR2  – 如果CAS延迟(CL)等于4且2T时序,则违反时序参数tRC min-Altera-Intel社区-FPGA CPLD-ChipDebug