MIG v3.2,v3.3,Virtex-4 / -5 FPGA DDR / DDR2 – 用于计算DQS之前和之后的时序裕度的时序电子表格仅在“DQS之前”列中考虑了TstaphaoffsetAltera_wiki6年前发布70该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容