MIG v3.2,v3.3,Virtex-4 / -5 FPGA DDR / DDR2  – 用于计算DQS之前和之后的时序裕度的时序电子表格仅在“DQS之前”列中考虑了Tstaphaoffset-Altera-Intel社区-FPGA CPLD-ChipDebug