MIG v3.2,Virtex-6 FPGA DDR3:由于舍入误差,仿真中可能会发生tRP违规-Altera-Intel社区-FPGA CPLD-ChipDebug