MIG v3.2,Virtex-6 FPGA DDR3 – 对于RDIMM器件,CWL = 8不支持Altera_wiki6年前发布110 问题描述 MIG v3.2是Virtex-6 FPGA DDR3设计,不支持DDR3 RDIMM器件的CWL = 8。 解决/修复方法 支持将添加在MIG v3.3中,可与ISE Design Suite 11.4一起使用。 FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容